AI에이전트, ‘12시간 만에 CPU 코어 설계’ - 애플경제

219단어 사양서 의존, 기존 18~36개월 소요와 큰 차이 “다만 시뮬레이션 차원”, 5단계 파이프라인 방식 ‘순차 실행 단일 명령어 코어’ 고속 부스-월리스 곱셈기, 1사이클 분기 페널티 설계 등 [애플경제 전윤미 기자] AI에이전트가 순식간에 CPU를 설계해 놀라움을 안겨주고 있다. 글로벌 칩 설계 업계에 의하면, 한 스타트업에서 AI 에이전트가 219단어 분량의 사양서만으로 단 12시간 만에 완전한 RISC-V CPU를 설계했다. 이와 유사한 간단한 설계에 수백억 개의 토큰이 필요했던 기존 방식과 큰 대조를 보인다. 하지만 이 칩은 아직은 시뮬레이션에서만 존재하는 것이다. AI 칩 설계 스타트업 ‘Verkor.io’는 최근 연구 논문에서 이같은 자사의 연구 결과를 공개했다. 이에 따르면 이 회사의 AI 에이전트 시스템인 ‘Design Conductor’가 219단어 분량의 필요사항이 적힌 문서를 바탕으로 12시간 만에 검증된 레이아웃 준비가 된 설계를 생성했다. 그 결과 “자율적으로 완전한 RISC-V CPU 코어를 설계했다”는 주장이다. ‘Verkor.io’는 “이는 상용 칩 설계에서 일반적으로 18~36개월이 걸리는 것과 비교하면 몇 배나 빠른 속도”라고 했다. 이처럼 자율 에이전트가 사양서만 보고, GDSII 레이아웃 파일(회로 데이터 파일)까지 작동하는 CPU를 구축한 것 사례는 그야말로 획기적이다. 그 결과물인 이 회사의 ‘VerCore’ 프로세서는 5단계 파이프라인 방식의 순차 실행 단일 명령어 코어다. “ASAP7 7nm 공정 설계 키트에서 1.48GHz의 타이밍을 달성했으며 CoreMark 벤치마크에서 3,261점을 기록했다”는 설명이다. ‘Verkor’사가 자체 인사이트를 통해 공개한 논문은 명령어 인출, 디코딩, 실행, 메모리, 쓰기 단계로 구성된 파이프라인 아키텍처를 자세히 설명하고 있다. 조기 분기 해결이나, 피연산자 포워딩 기능도 포함하고 있다. 설계 과정을 보면 에이전트는 매우 숙련된 정밀한 기법을 구사했다. 특히 최적화 과정에서 AI에이전트는 2.57GHz 클럭 속도의 고속 부스-월리스 곱셈기와, 1사이클 분기 페널티 설계를 독립적으로 구현했다. 에이전트는 또한 1사이클과 2사이클 변형을 구현하고 테스트한 후, 1사이클 분기 페널티 설계를 선택했다. 이 회사는 또 VerCore의 명령어 코더인 ‘코어마크’(CoreMark) 성능을 지난 2011년 출시된 인텔의 모바일 칩인 ‘Penryn’ 아키텍처 기반의 ‘Celeron SU2300’과 비교하기도 했다. 이에 따르면 이는 캐시가 없고, 비순차 실행도 없는 5단계 순차 실행 코어다. “업계 표준으로 볼 때 상당히 간단한 설계”란 얘기다. 이번과 같은 최첨단 칩은 본래 “4억 달러 이상의 비용이 들고 수백 명의 엔지니어링 팀이 투입되어 18개월에서 36개월이 소요된다”고 했다. 하지만, VerCore는 이러한 설계보다 훨씬 간단하다. 그럼에도 불구하고, 사양 정의에서부터 레이아웃에 이르기까지 완전 자율 실행에 12시간만에 끝냈다는 사실은 크게 주목할 만한 성과다. 다만 ‘VerCore’는 가시적, 물리적으로 제작되진 않았다. 레퍼런스 RISC-V ISA 시뮬레이터인 ‘Spike’를 사용해 시뮬레이션으로 검증되었다. 또한 ASAP7은 양산형 7nm 노드가 아닌 학술용 공정 설계 키트다. Verkor사는 “시뮬레이션에서 uCLinux 변형을 실행할 수 있다”고 밝혔다. 해당 논문은 또 기본 언어 모델의 한계를 솔직하게 인정하며, “에이전트가 때때로 ‘특정 문제를 해결하는 데 필요한 작업의 복잡성’을 과소평가한다”고 지적하기도 했다. 예를 들어, 한 사례에서 ‘Design Conductor’는 타이밍 요구 사항을 충족하지 못했을 때 “더 간단한 설명을 찾는 대신, 파이프라인을 심화시키는” 대대적인 변경을 시도했다는 얘기다. 또 다른 사례에서 연구원들은 이벤트 기반 언어인 ‘Verilog’를 마치 순차 코드처럼 추론하는 모델을 관찰했다. 이는 “‘Design Conductor’의 기능적 정확성 달성 능력에는 영향을 미치지 않았지만, 타이밍 문제를 디버깅하는 데 어려움을 가중시켰다”고 설명이다. 이번 시스템을 상용 칩으로 발전시키기 위해서는 여전히 5~10명의 전문가가 필요할 것으로 예상하고 있다. 다만 “설계 복잡성이 증가함에 따라 컴퓨팅 요구 사항이 비선형적으로 증가하기 때문에 전체 프로세스가 상용화 측면에선 아직 비실용적”이라고 한계를 지적했다. 한편, Verkor사는 4월 말까지 ‘VerCore’의 RTL 소스 코드와 빌드 스크립트를 공개할 예정이다. 앞서 지난 2023년 중국이 5시간도 채 안 되는 시간에 RISC-V CPU를 개발한 사례가 있긴 하다. 그러나 최근의 ‘QiMeng 프로젝트’처럼 이전의 AI 칩 설계의 경우는 서로 다른 방법론과 아키텍처를 사용한 것들이다. 이번 Verkor사의 ‘Design Conductor’는 사양 정의에서부터 GDSII에 이르기까지 전체 설계 프로세스를 자율적으로 처리했다. 다만 다른 모든 AI 기반 칩과 마찬가지로 ‘물리적인 실리콘 칩’이 아직은 없다는게 한계다.